“长沙银行杯”2026中国研究生创芯大赛·EDA精英挑战赛
赛题指南

一、赛题名称

时序驱动与HB布局协同的面对面键合3D-IC三维全局绕线方法

二、命题单位

华为技术有限公司

三、赛题背景

随着半导体工艺节点持续微缩，传统二维集成电路在性能、功耗与集成密度等方面日益逼近物理极限。在此背景下，三维（3D）集成电路垂直堆叠多个芯片（die），并采用混合键合（hybrid bonding，HB）等先进垂直互连技术实现高密度层间互连，已成为后摩尔时代延续系统性能与能效提升的重要技术路径。Memory-on-Logic（MoL）是一种典型的3D集成结构：存储芯片（memory die）位于上层，逻辑芯片（logic die）位于下层，二者通过面对面（face-to-face，F2F）混合键合实现垂直互连。该结构通过在垂直方向上紧密集成存储与计算单元，有效缩短数据传输距离，从而提高数据传输带宽与系统能效。




图 1 3D 设计流程

然而，现有 3D 设计流程通常对上下层芯片进行独立绕线，绕线过程中各芯片无法感知另一层的绕线资源及拥塞状况，因而难以实现跨芯片的资源协同优化。基于 Open3DBench 平台 [2] 中 8 个基准测试的统计结果，MoL 设计流程存在显著的绕线资源失衡现象（见图 2）：约 85%的绕线需求集中于下层芯片，其平均

金属层利用率为上层芯片的 5-6 倍，绕线压力主要集中在金属层 M2-M3；相比之下，上层芯片的 M17-M20 平均利用率极低，大量绕线资源未得到有效利用。




图 2 上下 die 各金属层的平均利用率

金属层共享（Metal Layer Sharing, Ref. [1]）是一项旨在优化多 die 之间绕线资源分配的 3D 绕线技术。其核心思想是允许特定线网通过垂直互连通道，利用相邻芯片上的金属层来完成绕线，如图 3 所示。这种方式为原本在单 die 内存在绕线瓶颈的线网，提供了额外的绕线资源，从而有效提升整体的可布通性。具体而言，其优势体现在以下几个方面：其一，当某一 die 的局部区域出现严重拥塞时，线网可借道相邻 die 上利用率较低的金属层完成绕线，将拥塞压力在垂直方向上分散和均衡；其二，多 die 堆叠结构中各 die 的金属层利用率往往不均衡，金属层共享能够充分挖掘闲置资源，提高绕线资源的全局利用效率。




图 3 Metal Layer Sharing 原理（白框红色短块表示 HBT）

在 Face-to-Face（F2F）混合键合 3D 芯片中，HB Terminal（HBT）是实现上下 die 之间垂直互连的关键物理结构。每条需要跨 die 连通的线网，均需经由 HBT 完成 die 间切换。为满足制造工艺约束，相邻 HBT 中心之间的距离不得小于规定阈值，该阈值称为 HBT pitch。由于 HBT pitch 通常大于常规绕线通孔的 pitch，在芯片面积固定的条件下，可部署的 HBT 数量相对有限，跨 die 互连资源因而较为紧张。参赛者需协同优化跨 die 连接数量与 HBT 的空间分布，以充分利用有限的垂直互连资源。

当设计流程中增加金属层共享策略时，系统需要增量式地新增 HBT，以支撑新增的跨 die 共享绕线需求。这一增量过程使 HBT 布局与 3D 全局绕线策略形成紧密耦合：一方面，需要为新引入的 HBT 确定合理的放置位置，使其既能高效服务目标线网，又尽量降低对局部绕线资源的占用与干扰；另一方面，随着共享策略的调整，HBT 的位置也可能需要协同重定位。此外，新增 HBT 会将原始线网切分为多个完全位于单一 die 内的子网，不同 die 上的子网通过 HBT 保持连通。例如，图 3 的 face-to-face 子图中，线网 n3 需要通过两个 HBT 被切分为左、下、右三个子网，从而分配到不同 die 中进行绕线。对于多 pin 线网而言，子网分配策略会直接影响可布通性、线长和拥塞分布。参赛者需提出子网分配策略来明确各子网所包含的 pin 集合以及与 HBT 的连接关系。

四、赛题描述

尽管金属层共享具有显著的理论优势，但在实际物理设计流程中，其应用依然面临关键挑战。核心问题在于如何建立一套有效的金属层共享与子网分配、HBT 增量布局与 3D 绕线规划协同优化的策略。具体而言，需要解决以下三个问题：

金属层共享策略与子网分配：如何从网表中识别出最能从金属层共享中获益的候选线网。线网的选择需综合考量时序、拥塞情况以及垂直互连成本等因素。对于因共享而需分段绕线的跨 die 线网，设计子网分配算法以确定合理分段方案，明确各子网所包含的 pins 以及与 HBT 的连接关系。子网分配策略需综合考量线长、拥塞分布、时序与 HBT 可达性。

HBT 布局协同优化：在给定或增量确定的金属层共享策略下，确定新增 HBT 的最优放置位置，并在必要时调整已有 HBT 的位置。优化目标包括提升整体可布通性、时延和拥塞。

3D 绕线策略：对于已选定的候选线网及其切分方案，规划跨 die 与跨层绕线路径。绕线应高效利用共享 metal layer 资源与 HBT 通道，减少绕线长度和拥塞。

五、评分标准

1.实现算法功能正确，满足题目要求，跑通全部用例；算法文档应明确阐述金属层共享线网选择与子网分配、HBT 增量布局及 3D 绕线策略的算法设计。

2.关键评分指标如下：

a)TNS，权重 25%

b)WNS，权重 20%

c)Runtime，权重 25%

d)绕线线长，权重 10%

e)设计规则检查（DRC） 数目，权重 10%

f)HBT 数量，权重 10%；统计 HBT 数量超过全局 HBT 总容量 30% 的部分

3.本赛题考虑的绕线 DRC 由 TritonRoute [3] 工具的检查器基于 NanGate45_3D 的 LEF 规则得出。统计以下 DRC 违规：

a)**Short（短路）**：不同线网的金属、通孔等导电图形发生接触或重叠。

b)**Non-Sufficient Metal（金属连接不足）**：同一线网的金属图形虽已接触，但连接宽度或重叠面积不足，无法保证可靠导通。

c)**Metal Spacing（金属间距）**：同一金属层上的不同绕线图形，其边到边距离不得小于技术 LEF 规定的最小间距。

d)**Parallel-Run-Length Metal Spacing（平行线间距）**：对于存在平行相邻区段的金属线，其间距应满足由线宽和平行长度共同决定的间距规则。

e)**Minimum Width（最小线宽）**：金属图形任一局部位置的宽度不得小于该金属层 WIDTH 规则规定的最小值。

f)**Off Grid（偏离制造网格）**：绕线图形的边界坐标必须与技术 LEF 规定的制造网格对齐。

g)**Cut Short（通孔短路）**：同一通孔层（cut layer）上属于不同线网的通孔切割图形（via cut）发生接触或重叠。

h)**Cut Spacing（通孔间距）**：同一通孔层上的 via cut 之间必须满足该层 SPACING 规则规定的最小间距。HBT 的 pitch 约束由该条 DRC 进行检查。

4.完成共享线网选择与子网分配后，每个子网均具有唯一的所属 die。此时不允许任何线网的绕线指引（guide）跨越上下 die。评估器将检查是否存在跨 die 的 guide；一旦发现，即判定该算法运行失败。

5.本赛题采用 Open3DBench [2] 提供的 8 个公开 3D 用例进行评测，包括 ariane133、ariane136、black_parrot、bp_fe、bp_be、bp_multi、swerve_wrapper 和 bp_quad。在最终评测阶段，赛题方还将增加 4 个隐藏用例，并结合公开用例与隐藏用例的测试结果确定最终排名。对于每个用例，计算各项关键指标相对于基线的提升比例，经加权求和后作为最终得分。若多支队伍的加权总分相同，则依次按 TNS、WNS、Runtime、绕线线长、HBT 数量、DRC 数目的顺序（即权重从高到低）逐项比较，先优者胜。

布局结果获取：使用 Open3DBench 平台（Ref. [2]）中的 Mem-on-logic flow 完成布局和时钟树生成等前序环节，github 地址：https://github.com/lamda-bbo/Open3DBench。参考 Open3DBench 中的 EDA_contest 分支获取输入文件和基于 FastRoute [4] 的基线算法。其他经典的绕线算法可参考 [5] [6] [7]。

评估：由 Open3DBench 中集成的 TritonRoute 工具执行详细绕线，用于统计绕线线长并完成 DRC 检查。为控制评测时长，详细绕线最多进行 3 轮迭代。

随后，利用集成的 OpenSTA 工具进行时序分析，得到 WNS 和 TNS 等时序指标。

六、参赛要求

1.参赛者可基于 Open3DBench [2] 中实现的 Die-by-die Global Routing（GRT）算法，实现集成 Metal Layer Sharing 线网选择与切分、HBT 增量布局与 3D 绕线策略协同优化的改进版本。算法读取 Open3DBench 平台 GRT 环节可获取的全部输入文件，输出包含绕线指引结果、HBT 布局结果及网表结果的 .odb 文件。详细输出格式请参考 Open3DBench 在 GRT 阶段输出的 5_1_grt.odb 文件。

其中描述全局绕线指引结果的示例如下

<net_name>

(

<llx> <lly> <urx> <ury> <layer_name>

...

)

其中 llx, lly, urx 和 ury 定义了指引绕线的矩形范围，layer_name 表示金属层名字。

2.禁止修改输入设计数据中的元件布局结果（HBT 位置除外）。

3.编程语言不限，须提交可复现的运行脚本、可执行程序、源代码及算法说明文档，明确阐述共享线网的选择与切分策略、HBT 布局策略及对 GRT 方法的修改。

4.须在 Open3DBench [2] 中提供的 8 个公开用例上跑通；评分将依据赛题指南第五节所述指标，与不使用 Metal Layer Sharing 的基线结果进行对比。

5.服务器统一在 x86 架构 CPU 上运行，内存不小于 64GB。同时限定单次运行不能超过 32 线程。

七、参考文献

1.Pentapati, Sai, and Sung Kyu Lim. "Metal layer sharing: A routing optimization technique for monolithic 3D ICs." *IEEE Transactions on Very Large Scale Integration (VLSI) Systems* 30.9 (2022): 1355-1367.

2.Shi, Yunqi, et al. "Open3DBench: Open-Source Benchmark for 3D-IC Backend Implementation and PPA Evaluation." *arXiv:2503.12946* (2025).

3.Kahng, Andrew B., Lutong Wang, and Bangqi Xu. "TritonRoute: The open-source detailed router." IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 40.3 (2021): 547–559.

4.Pan, Min, et al. "FastRoute: An Efficient and High-Quality Global Router." VLSI Design 2012.1 (2012): 608362.

5.Liu, Jinwei, et al. "CUGR: Detailed-routability-driven 3D global routing with probabilistic resource model." Proceedings of the 57th ACM/IEEE Design Automation Conference (DAC). 2020: 1–6.

6.Liu, Siting, et al. "FastGR: Global routing on CPU–GPU with heterogeneous task graph scheduler." IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 42.7 (2023): 2317–2330.

7.Zhao, Yuxuan, et al. "H3D: Heterogeneous Resources Aware Global Router for Face-to-Face Bonded 3D ICs." 2025 IEEE/ACM International Conference On Computer Aided Design (ICCAD). IEEE, 2025.

*本赛题指南未尽问题，见赛题 Q&A 文件